Dernière mise à jour à 15h36 le 28/05
Une équipe de recherche de l'Université Fudan a découvert une nouvelle architecture de base pour les puces, qui devrait permettre d'obtenir une efficacité de surface supérieure en divisant par deux l'espace de la porte logique, ou bloc élémentaire d'un circuit numérique.
L'étude, dirigée par les professeurs Zhang Wei et Zhou Peng de la faculté de microélectronique de l'Université Fudan, sera prochainement publiée sur Nature Nanotechnology, une revue universitaire de premier plan consacrée aux nanosciences et aux nanotechnologies.
Selon le professeur Zhang, ce genre de transistor à l'état de prototype est basé sur un matériau bidimensionnel capable de réaliser une logique de photo-permutation dans une cellule unique, grâce à ses canaux à deux surfaces.
Ce transistor va probablement étendre la loi de Moore, selon laquelle le nombre de transistors dans un circuit intégré dense double tous les 18 mois environ. Mais, ces dernières années, cette théorie a été contestée par les industriels qui ont de plus en plus de mal à réduire davantage encore la taille des puces.
La taille réduite des puces qui en résulte va grandement améliorer les performances informatiques et réduire encore les coûts.
« Ces dispositifs ont un potentiel pour devenir des candidats prometteurs pour la construction de nouvelles puces capables d'effectuer des calculs et du stockage avec des fonctions uniques et avec une efficacité de zone élevée », a précisé le professeur Zhou.
« Ces travaux ouvrent de nouveaux horizons à la recherche de solutions prometteuses pour les appareils électroniques et une architecture de circuit innovante ... Le concept d'application exceptionnel pour les circuits intégrés de prochaine génération à semi-conducteurs bidimensionnels ouvrira une nouvelle porte à l'informatique et à la mémoire », a ajouté un communiqué du comité de révision de la revue.